**VCSEL'li hesaplayıcı ve Fotonik Hızlandırıcı**

Ticarileşmiş VCSEL'li hesaplayıcı yok, bu yüzden yaptığın dokümandaki gibi W=2b-1 kodlaması, offset-binary aktivasyon ve FPGA'da y = (2P - Su) - z(2B-N) düzeltmesi ile negatif ağırlığı optik olmadan çözmen akademik olarak da yeni.

**860M parametreli UNet mimarisinde, optik hesaplamaya uygun olmayan Attention blokları dijital tarafta bırakılmıştır. Kalan 3.35 gb'lık diffusion_pytorch_model.safetensors dosyası,**

**Sd15-Resblock-To-Image-1bit-Raw.py dosyasındaki kodlama ile 537.497.856 parametrelik konvolüsyon ağırlıkları 1-bit (ikili) olarak nicemlenmiş ve 23184 × 23184 piksel çözünürlüklü, tek kanallı, 1-bit, sd15_resblock_weights_1bit_raw.tiff dosyasına kodlanmıştır.**

**(piksel başına bir ağırlık; sıkıştırmasız 537.497.856 bit = 67,19 MB ≈ 64,07 MiB, TIFF başlığı hariç). Fotonik vektör-matris çarpımı için UNet, ResBlock seviyesindeki konvolüsyon katmanlarına ayrıştırılmıştır.**

**Görüntü üretimi, hızlı sonuç için LCM ile 4 adımda yapılır. Bu nedenle UNet geçişi toplam 4 kez tekrarlanır. Bu, prompt girişinden görselin oluşmasına kadar geçen sürenin büyük kısmıdır.**

**Dijital kısımlar (text_encoder, attention, VAE) ekran kartında toplam yaklaşık 1 saniye ekler.**

## Bileşen listesi

| Bileşen | Adet |
|---|---|
| PLPVYL1 VCSEL | 240 |
| SN74LXC8T245-Q1 | 30 |
| SFH2704 | 2 |
| OPA858 TIA | 2 |
| AD9226 | 2 |
| iCE40HX8K | 2 |
| SRAM | 4 |
| Işık borusu | 2 |


**Bileşen Fiyat Listesi**

| Bileşen | Adet |
|---|---|
| **PLPVYL1 940A_E-940 nm VCSEL** | 240x60=14.400 TL |
| **SN74LXC8T245-Q1** | 30x8=240 TL |
| **SFH2704** | 2x70=140 TL |
| **OPA858 TIA** | 2X500=1000 TL-2X5000=10000 TL teyit gerekli |
| **AD9226 (12 bit ADC)** | 2X1100=2200 TL-2X1500=3000 TL teyit gerekli |
| **iCE40HX8K-CT256** | 2X7200=14.400 TL |
| **512 Mbit SDR SDRAM (IS42S16320)** | 2X1000=2000 TL |
| **FT232H (USB HS)** | 2X1000=2000 TL |
| **Işık borusu** | 2X500=1000 TL |


**TOPLAM = 37.380 TL ya da 47.180 TL teyit gerekli**

## Bileşen Görselleri


### PLPVYL1 940A_E-940 nm VCSEL




### SN74LXC8T245-Q1-VCSEL




**SFH2704**



**OPA858 TIA**







**OPA858 TIA** **2X500=1000 TL** **OPA858 TIA** **2X5000=10000 TL**

## AD9226 (12 bit ADC)







**AD9226** **2X1100=2200 TL** **AD9226** **2X1500=3000 TL**

## İCE40HX8K-CT256




**SDRAM (IS42S16320)**




**FT232H (USB HS)**



Figure 1 – UM232H USB to Serial/FIFO Development Module

### 1.1 FT232H

## Işık borusu



**Zamanlama hesabı: 240 VCSEL (2 kanal × 120), flaş başına 100 ns**
Giriş aktivasyonu 4 bit (16 seviye) olduğu için her katman girişi 4 bit-plane (8-4-2-1) halinde VCSEL'lerin ON/OFF anahtarlanmasıyla optik yola verilir. Ağırlık 1 bit olduğundan VCSEL_i =

$W_i \cdot x_i$(bit). Bir flaşta 120 VCSEL aynı anda yanar, SFH2704 toplam ışığı okur: bir flaş = 120 bit-MAC.
Kabuller: 64×64 latent (512×512 görüntü), her ağırlık bulunduğu seviyenin tüm çıkış pozisyonlarında kullanılır; flaş başına 100 ns (10 MSPS ADC, SFH2704 düşme süresi 67 ns kuyruğu FPGA'da bir önceki örnekten %3,6 çıkarılarak düzeltilir); 2 kanal tam paralel.

| Büyüklük | Değer |
|---|---|
| ResBlock konvolüsyon MAC (bir UNet geçişi) | $\approx 2{,}092 \times 10^{11}$ |
| Bit-plane sayısı | 4 |
| Bir flaştaki işlem | 120 bit-MAC |
| Toplam flaş (bir geçiş) | $2{,}092\times10^{11} \times 4 \div 120 = 6{,}973 \times 10^{9}$ |
| Kanal başına flaş (2 kanal) | $3{,}486 \times 10^{9}$ |
| Flaş başına süre | 100 ns |

**Sonuç: Flaş (vuruş) başına 100 ns, 2 paralel kanal ve 4 bit-plane ile bir UNet geçişi yaklaşık 349 saniye (5,8 dakika), 4 adımda toplam yaklaşık 1394 saniye = 23,2 dakikadır. Dijital kısımlar (text_encoder, attention, VAE) yaklaşık 1 saniye ekler; prompt girişinden görsele toplam yaklaşık 23,3 dakika.**

**Çözünürlük seviyesine göre dağılım (bir geçiş, 2 kanal):**

| Seviye | MAC ($\times10^9$) | Süre (s) | 4 adımda (dk) |
|---|---|---|---|
| 64×64 | 70,98 | 118,3 | 7,9 |
| 32×32 | 68,05 | 113,4 | 7,6 |
| 16×16 | 52,53 | 87,6 | 5,8 |
| 8×8 | 17,62 | 29,4 | 2,0 |
| Toplam | 209,18 | 348,6 | 23,2 |

Süre formülü (4 adım): $t = 3{,}34 \times 10^{12} \times T \div V$. V = toplam VCSEL sayısı, T = flaş süresi. Örnek: V = 120, T = 100 ns → 46,5 dk (tek kart); V = 240, T = 100 ns → 23,2 dk.

**Negatif ağırlıklar ve negatif aktivasyonlar**
Işık şiddeti yalnızca pozitif olabilir; negatif çarpım doğrudan optik olarak üretilmez. Çözüm: optik tarafta yalnızca negatif olmayan çarpımlar toplanır, işaret düzeltmesi FPGA'da tamsayı aritmetiğiyle yapılır. Ek VCSEL, ek dedektör veya ek flaş gerekmez.

Kodlama: ağırlık biti b ∈ {0,1}, w = 2b − 1 (b=1 → +1, b=0 → −1). Aktivasyon 4 bit ofset-ikilik: u = x + z ∈ {0..15}, z sıfır noktası (simetrik nicemleme için z = 8). Bir parça (chunk) N = 120 elemandır.

| Büyüklük | Nerede hesaplanır | Tanım |
|---|---|---|
| P_k (k = 0..3) | Optik: SFH2704 + ADC (0..120) | Σ b_i · u_i(k), bit-plane k için VCSEL_i = b_i AND u_i(k) |
| P | FPGA | P = Σ_k 2^k · P_k |
| S_u | FPGA (4 popcount) | S_u = Σ_i u_i = Σ_k 2^k · popcount(u(k)) |
| B | Çevrimdışı (ağırlıkla birlikte saklanır) ya da popcount | B = Σ_i b_i |
| y_chunk | FPGA | y = (2P − S_u) − z · (2B − N) |

Doğrulama: Σ w_i · x_i = Σ (2b_i − 1)(u_i − z) = 2Σ b_i u_i − Σ u_i − z(2B − N). Parça sonuçları kart içinde 32 bit toplayıcıda biriktirilir, katman ölçek çarpanı (α) ve toplama-sonrası işlemler (GroupNorm, SiLU, zaman gömmesi, artık toplama, yeniden nicemleme) ana bilgisayarda yapılır.
ADC ve doğruluk: P_k en fazla 120, yani bir VCSEL yaklaşık 34 LSB (12 bit ADC). Çözülmesi gereken fark 1 VCSEL olduğundan işaret düzeltmesi tamsayı kalır, ek analog kazanç hatası eklenmez; yalnızca kanal başına tek seferlik kalibrasyon (1 VCSEL = kaç ADC sayımı) gerekir.

**Veri akışı: ağırlıkların her konvolüsyon konumuna aktarılması**

Ağırlıklar optik ortamda saklanmaz, her flaşta 120 bitlik bir parça olarak VCSEL sürücülerine (b_i AND u_i(k)) verilir. Katman başına döngü sırası (çıkış-durağan):
1) Her çıkış konumu p için; 2) her parça c için (K = k·k·C_in elemanı 120'şerli parçalara böl; 3×3 konvolüsyonda C_in 40'ın katı olduğundan tam bölünür, 1×1 skip konvolüsyonunda son parça sıfırla doldurulur); 3) aktivasyon parçası (120 değer × 4 bit-plane = 480 bit) FPGA yazmaçlarına bir kez okunur; 4) kartın çıkış kanalları o için: W[o][c] ağırlık parçası (120 bit) SDRAM'den sıralı okunur ve aynı ağırlıkla 4 flaş (4 bit-plane) atılır; 5) acc[o] güncellenir.
Aktivasyon parçası tüm çıkış kanalları (320–1280) boyunca yazmaçta kalır; ağırlık parçası ise 4 flaşta (400 ns) bir kez okunur. Ağırlıklar çıkış kanalına göre bölünür: kart 1 kanalların ilk yarısını, kart 2 ikinci yarısını işler. Ağırlık TIFF'i çevrimdışı bir Python betiğiyle [katman][parça][çıkış kanalı] sırasına dizilir, böylece okuma tamamen sıralı (burst) olur.

| Veri yolu | Hız (kart başına) | Karşılaştırma |
|---|---|---|
| Ağırlık akışı: 120 bit / 400 ns | 300 Mbit/s | SDR SDRAM 16 bit × 100 MHz = 1,6 Gbit/s (%19 kullanım) |
| Aktivasyon okuma: 480 bit / (p, c) çifti | ≈ 4 Mbit/s | ihmal edilebilir |
| Ana bilgisayar ↔ kart (ara haritalar) | ≈ 47 MB / UNet geçişi toplam (≈ 0,14 MB/s) | USB 2.0 HS (480 Mbit/s) FT232H |
| Toplayıcı acc[o] (≤ 640 × 32 bit) | 20,5 kbit | iCE40HX8K BRAM (128 kbit) içinde |

Önceki taslakta yazan 2,4 Gbit/s besleme değeri, hiçbir veri yeniden kullanılmasaydı gereken en kötü durumdu; aktivasyon parçasının yazmaçta tutulması ve aynı ağırlıkla 4 bit-plane atılması bunu

300 Mbit/s'ye indirir. Bu nedenle harici SRAM gerekmez.
Bellek boyutu: ağırlık yarısı 268,7 Mbit (kart başına) + en büyük giriş haritası 15,7 Mbit (64×64×960 kanal × 4 bit) + çıkış haritası < 8 Mbit → toplam < 300 Mbit, bir adet 512 Mbit SDR SDRAM (ör. IS42S16320) yeter. Ağırlıklar ve aktivasyonlar farklı bank'larda tutulur.
FPGA pin bütçesi (iCE40HX8K-CT256, 206 I/O): 120 VCSEL (SN74LXC8T245 üzerinden) + 36 SDRAM + 14 ADC + 12 FT232H + yaklaşık 6 saat/durum ≈ 188 pin.
**Sıfır dolgulu parça sayısı ile yeniden hesap: 6,988 × $10^9$ flaş (bir geçiş), 2 kanalda 349,4 s, 4 adımda 1397,8 s = 23,3 dk (+ ≈ 1 s dijital).**